This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

⑫公開特許公報(A) 平1-251747

⑤Int. Cl. 4

識別記号

庁内整理番号

❸公開 平成1年(1989)10月6日

23/50 H 01 L 23/28 G-7735-5F A-6412-5F

審查請求 有 請求項の数 4 (全6頁)

半導体装置およびその製造方法 会発明の名称

> 頤 昭63-78507 2)特

頭 昭63(1988)3月31日 22出

蝕 仲 明 者 ⑫発

神奈川県川崎市幸区小向東芝町1 株式会社東芝多摩川工

神奈川県川崎市幸区小向東芝町 1 株式会社東芝多摩川工 司 Ш 啓 者 市 個発 明

堪内

野 淳 明 者 大 個発

神奈川県川崎市幸区小向東芝町 1 株式会社東芝多摩川工

場内

株式会社東芝 包出 顧 人

神奈川県川崎市幸区堀川町72番地

弁理士 佐藤 外2名 70代 理 人

叨

1. 免明の名称

半導体装置およびその製造方法

2. 特許請求の範囲

半導体ペレットと、この半導体ペレット を載せるための所要の呼みをもったペッドと、前 記半導体ペレット内の素子と外部との間の接続を 行うためのリードと、前記半導体ペレット、前記 ベッド、および前記リードの一部を構成するイン ナリード部を封止するモールド樹脂と、前記半導 体ペレットと前記インナリード部の一端とを接続 するポンディングワイヤと、を編える半導体袋団 において、

前紀ペッドの周辺上下線を、断面凸弧状に形成 したことを特徴とする半導体袋園。

2. 請求項1記載の半導体装置の製造方法に おいて、ベッドの異辺部のみが露出するようにレ ジストをパターニングし、話出部分のみをエッチ ングして断面凸弧状に加工することを特徴とする 半導体装置の製造方法。

- 紡水項1記載の半導体装置において、更 にインナリード部のポンディングワイヤとの接続 端の上下継をも、断面凸弧状に形成したことを特 故とする半導体装置。
- 4. 請求項2記載の半導体装置の製造方法に おいて、更にインナリード部の技統端部をも露出 するようにレジストをパターニングすることを特 徴とする半導体装置の製造方法。

3. 発明の詳細な説明

(発明の目的)

(滋業上の利用分野)

本発明は半導体装置およびその製造方法、特に 半導体装置内のリードフレームの構造およびその 加工方法に関する。

(従来の技術)

現在量産されている最も一般的な半導体装置は、 半導体ペレットと、この半導体ペレットを載せる

(発明が解決しようとする準題)

従来の半導体装置には、使用環境によってモールド制能内にクラックが発生するという関節点があった。このような関節は、たとえば、1.
Fukuzawa etal.

[MOISTURE RESISTANCE

P ; 水蒸気圧 (kg/ml)

k ; 定数

であり、

左辺>右辺 のときはクラックが発生しない 安全領域

左辺<右辺 のときはクラックが発生する危 鉄鎖域

左辺=右辺 のときは両者の境界線 を示す(該文献第5図参照)。

しかしながら、現実的には、上述の判定式における安全領域の条件を満す半導体装置であっても、クラックの発生が認められ、製品の少留りを低下させる大きな問題となっている。そこで本発明は、 熱が作用する使用環境においても、モールド樹脂内にクラックが発生することのない半導体装置およびその製造方法を提供することを目的とする。 (発明の構成)

(課題を解決するための手段)

本発明は、半導体ペレットと、この半導体ペレットを載せるための所要の序みをもったペッドと、

DEGRADATION OF PLASTIC
LSIs REFLOW SOLDERING]
(IEEE/IRPS Vol. 9/85
p. 192 (1985))において指摘されている。この文献によると、半導体袋園のモールド樹脂内に吸収された水分(放文献第1図(b))が加えられると、水分が無発するときの圧力によってモールド樹脂にクラックが発生する(皮文献第2区(b))ことが示されている。また、このとぎの応力は、チップサイズあるいはで、このとぎの応力は、チップサイズあるいはで、このとができるいな文献第3図)、クラッグが発生するかできるとされている。

 $\sigma_{\text{max}} \leq \geq -6 \text{ k } (\text{ a}^2 / \text{ t}^2) \text{ P}$ (1)

υmax ; 最大曲げ応力 (kg/mi)

a ; チップあるいはペッドのサイズ (ms)

t : 松脂厚(mm)

半導体ペレット内の業子と外部との間の接続を行うためのリードと、半導体ペレットとリードとを 接続するポンディングワイヤと、これらを封止す るモールド樹脂と、を備える半導体装置において、 ペッドの周辺上下縁、およびリードのポンディン グワイヤとの接続端の上下縁を、断面凸弧状に形 成したものである。

また、本免明は上述の半導体装置を製造する場合に、ベッドの周辺部およびリードの接続端部の みが露出するようにレジストをパターニングし、 露出部分のみをエッチングして断面凸弧状に加工 するようにしたものである。

(作 用)

第9図および第10図は、従来の半導体装置のクラック発生は験結果を示すグラフである。各グラフにおいて、機能はテストに使用した半導体装置のベッドの一辺の長さ(mm)を示し、緩絶は同装置のモールド樹脂の厚み(mm)を示す。グラフ上のプロットは、その迷嫌位置が示す数値(ベッドの一辺の長さ、モールド樹脂の厚み)をもった

半導体装置に所定の温度を加えた場合に、クラックが発生するか否かを示す。ここで無丸は10個のサンプル中10個ともにクラックが発生したことを示し、白丸は10個のサンプルのいずれもクラックが発生しなかったことを示す。第9回は所定温度として215℃を2分間与えた場合の結果を示す。

前述の料定式(1)によれば、それぞれグラフに示すような境界様を境として、安全領域と危険領域とが定義でき、安全領域の条件を満たす半導体装置ではクラックの発生は理論的にはないはずである。ところが現実には、グラフの三角形のプロットで示す場合に、クラックが発生している。本題発明者は、このような安全領域におけるクラックの発生が、ベッドの周辺部およびインナリード部の先端部に、鋭利な部分があることに起因することを見出だしたものであり、この鋭利な部分に

辺部の上継および下縁に鋭利部2aが形成され、 インナリード部31の接続端の上継および下級に 鋭利部3aが形成されている点である。これらの 鋭利部は、リードフレームを製造する工程時に自 然に発生するものである。ところが、このような 鋭利部が存在すると、実装時に熱が加えられた場 合、この鋭利部から第3図に示すようにクラック 5aが伸びるのである。第4凶は、ペッドの一辺 の長さが5㎜、モールド樹脂の厚みが1.3㎜の 従来装置に、215℃の温度を2分間加えた時に 発生したクラックの様子を示す図で、第3図の破 線部分の拡大図に相当する。 本顧発明者は、この クラック5aが鋭利部2aによって誘発させられ るものであると認識した。すなわち、この説利部 に内部応力が集中することにより、クラックが誘 免させられるものと考えられる。本願発明者は、 鋭利部の形成方向と発生するクラックの方向とに **州関関係があることを確めたのである。そこで、** 第1凶に示すように、従来鋭利部が存在していた 部分に断面凸弧状部20,30を形成したのであ 対して形状を滑らかにする処理を施すことにより、 安全領域におけるクラックの免生を抑制したもの である。

(実施例)

本発明の袋置

以下、本宛明を図示する実施例に基づいて説明する。第1図は本発明の一実施例に係る半導体整置の断面図である。この装置の特徴は、第里図の従来装置の断面図と比較することにより明瞭により明瞭により明瞭により明瞭によりませる。と、この半導体ペレットを表である。リード3はボンディングで表である。リード3はボンディングで表である。リード3はボンディングで表である。リード3はボンディングで表である。リード3はボンディングで表である。リード3はボンディングで表である。リード3はボンディングで表である。まで、リード3はボンディングで表である。まで、リード3はボンディングで表である。まで、リード3はボンディングで表である。までは、カード3はボンディングで表である。まで、リード3はボングで表である。また、リード3はボングで表である。

第2因に示す従来装置の特徴は、ペッド2の周

る。このように、鋭利部を断面凸弧状部とすることによって、従来安全領域において見られたクラックの発生を完全に抑制することができる。

実施例の効果

50個の従来装置と50個の本願装置とを、同一の温度条件下におき、クラック発生率を測定した実験の結果を以下に示す。

温度	金温	215 ℃	240℃	280 °C
従来装置	0/50	24/50	42/50	50/50
本额袋罩	0/50	0/50	0/50	0/50

上掲の表は、いずれも各所定温度に2分間おいた場合に、50個のサンプル中、クラックが発生したものが何個あったかの不良発生率を示す。クラックの危生の有無は、サンプルを切断した断面観察によって行った。このように、本断袋置は従来袋置に比べ、クラックの免生率が非常に低いことがわかる。

一般に半導体装置は実装時に、Vapor Phase Soldering 、赤外線加熱、半田槽漬け、などの加 熱条作下におかれるが、本顔発明の装置はこれらの実装時の加熱に十分な耐熱性を育するものとなる。

本発明の製造方法

せいて、第1図に示すような構造をもった半帯体装置の製造方法の一実施例を示す。一般に、リードフレームは第5図に示すようなシート材あるいはコイル材などからなる素材100を所定のパターンに加工することによって得られる。第6図に、パターン加工の終了した状態のリードフレーム110は、図の一点銀線で示す単位領域111~114を育し、各単位領域はそれぞれ同じパターンを育する。第7図(a) は、この一単位領域111の評細に対すで面図(一部を省略して示す)であり、同図(b)~(d)は同図(a)のA-A/断面図である。

第8回は本免明による半導体装置の製造方法の リードフレーム製造工程の流れ図である。まず、 素材100を洗浄し(ステップS1)、これにレ ジストを塗布、乾燥する(ステップS2、S3)。

統23部のレジストが除去されるようなパターンとにする。第7図(c) は現像後にリードフレーム上に扱ったレジスト6を示す図である。ペッド2の周辺部はレジスト6が除去され、鋭利部2aが露出している。また、アウタリード部32は完全にレジスト6で覆われているが、インナリード部31の一端はレジスト6が除去され、鋭利部3aが露出している。この状態でエッチングを行フレーよう。これは、例えばリードフレームが、鏡和部2a。3aが除去ないで、ガアングにより、鏡利部2a。3aが除去なれる。エッチング後にレジスト6を除去すれば、ステップS13)、鏡のでは、カードフレームが、銀ったる。

次にこれにパターンの娘付けを行い (ステップS4)、段像する (ステップS5)。これにより、 素材100上に形成されたレジストにパターンが 転写されたことになる。 続いて、 軽ったレジストをマスクとしてエッチングを行い (ステップS7)、第6図に示すようなリードフレーム110が得られる。ここまでは、従来の加工方法と全く同様であり、このときのリードフレームの断面は第7図(b)に示すようになり、 説利部2a、3aが存在する。

続くステップS8~Sal 3までの工程が、本発明特有の工程となる。ごの工程により鋭利部2 a. 3 aが除去され、断面凸弧状部2 0. 3 0 が得られる。まず、ステップS7までの工程で得られたリードフレーム110にレジストを塗布、乾燥する(ステップS8. S9)。続いて、バターンの焼付けを行い(ステップS10)、現除する(ステップSS11)。このバターンは、リードフレームのベッドの母辺部およびインナリード部の接

半導体装置を構成すれば、第1図に示すようなクラックの発生の少ない装置が得られる。

なお、上述の実施例においては、ベッドの周辺 上下縁およびインナリード部のポンディングワイヤとの接続端の上下縁ともに断面凸弧状に形成する場合を示したが、ベッドの周辺上下縁のみを断面凸弧状にしても本発明の効果は得られる。


(発明の効果)


以上のとおり、本発明によれば半導体装置内に 対止されたベッドの周辺上下線、およびインナー リード部の一端の上下線を、断面凸弧状に形成す るようにしたため、鋭利部の存在に起因するクラ ックの発生を抑制することができる。

4. 図面の簡単な説明

第1図は本発明の一実施例に係る半導体装置の 断面図、第2図は従来の半導体装置の断面図、第 3図は従来の半導体装置におけるクラック発生を 示す断面図、第4図は発生したクラックの拡大図、 第5図はリードフレームを作成するための素材を 示す斜視図、第6図は一般的なリードフレームの 上面図、第7図は本発明によるリードフレームの 加工工程を示す図、第8図は本発明によるリード フレームの加工工程を示す流れ図、第9図および 第10図は従来の半導体装置についてのクラック 発生試験の結果を示すグラフである。

1…半導体ペレット、2…ベッド、2a…鋭利
部、20…断面の弧状態、3…リード、3a…鋭Skarpenel
利部、30…断面凸弧状態、31…インナリード putil
部、32…アウタリード部、4…ポンディングワイヤ、5…モールド樹脂、5a…クラック、6…
レジスト、100…素材、110…リードフレー
ム、111…リードフレームの単位領域。





出願人代理人 佐 籍 一 雄

